Altera MAX 7000-series CPLD有2500個邏輯閘
複雜可程式邏輯裝置(英語:Complex Programmable Logic Device, CPLD),CPLD適合用來實現各種運算和組合邏輯(combinational logic)。一顆CPLD內等於包含了數顆的PAL(可程式化陣列邏輯),各PAL(邏輯區塊)間的互接連線也可以進行程式性的規劃、燒錄,CPLD運用這種多合一(All-In-One)的整合作法,使其一顆就能實現數千個邏輯閘,甚至數十萬個邏輯閘才能構成的電路。
|
|---|
| 概念 | | |
|---|
| 硬件描述语言 |
- Verilog
- VHDL
- SystemVerilog
- SystemC
- Altera硬體描述語言
- Handel-C
- 屬性規範語言
- 統一電源格式
- PALASM
- 高階布林表達式語言
- CUPL
- OpenVera
- C to HDL
- Flow to HDL
- MyHDL
- JHDL
- ELLA (程式語言)
- Chisel (programming language)
|
|---|
| 公司 | |
|---|
| 產品 | | 硬件 |
- iCE (FPGA)
- Stratix
- Virtex (FPGA)
|
|---|
| 軟件 |
- Intel Quartus Prime
- Xilinx ISE
- Xilinx Vivado
- ModelSim
- Verilog-to-Routing
- List of HDL simulators
|
|---|
| IP | | 專有 |
- ARC (processor)
- ARM Cortex-M
- LEON
- LatticeMico8
- MicroBlaze
- PicoBlaze
- Nios嵌入式處理器
- Nios II
|
|---|
| 開源 |
- Java最佳化處理器
- LatticeMico32
- OpenCores
- OpenRISC
- RISC-V
- Zet (hardware)
|
|---|
|
|---|
|
|---|
|
|---|
| 理论 | |
|---|
| 应用 | |
|---|
| 实现 | |
|---|
| 架构 |
- 数据流
- 传输触发
- 多核心
- 众核
- 异构
- 内存内计算
- 脉动阵列
- 神经形态处理器
|
|---|
| 其他 | |
|---|