ARM Cortex-A55

ARM Cortex-A55是一個基於ARMv8.2-A64位指令集架構設計的中央處理器以及ARM內核。由安謀控股旗下劍橋設計中心的劍橋團隊設計。ARM Cortex-A55擁有兩條超純量顺序执行解碼流水線[2]。

ARM Cortex-A55
產品化2017
設計團隊安謀控股
字長/暫存器資料寬度32-bit, 64-bit
指令集架構ARMv8.2-A
核心数量1~8核心為一個集群, 可多個集群
一級快取32–128 KB (16–64 KB I-cache with parity, 16–64 KB D-cache) per core
二級快取64–256 KB
三級快取512 KB – 4 MB
CPU主频范围1.22 GHz[1]  至 2.74 GHz[1] 
應用平台Mobile
上代產品ARM Cortex-A53
繼任產品ARM Cortex-A510

設計

ARM Cortex-A55作為ARM Cortex-A53的繼任產品，旨在提高A53的性能和能效[3]。ARM表示，與A53相比，A55的能效比提高 15%，性能提高 18%。而相對於A53，內存讀取性能和分支預測也得到了改進。

ARM Cortex-A75和ARM Cortex-A55是首批支持ARM DynamIQ技術的產品[4][5]，令在設計多核產品時更加靈活和增加擴展性。

對外授權

ARM Cortex-A55可作為半導體IP核授權給被許可方（例如高通和聯發科），其設計使其適合與其他IP內核（例如 GPU、數位訊號處理器（DSP）、顯示控制器）集成到一個片上系統（SoC）中。

ARM還與高通合作開發了Cortex-A55的半定製版本，用於Kryo385CPU的內核[6]。這種半定制內核也用於一些高通的中端SoC，如Kryo360 Silver和Kryo 460 Silver。

參考資料
  1. Mike Demler. (报告). The Linley Group. July 3, 2018 [February 16, 2022]. （原始内容存档于2022-02-16）.
  2. . Cortex-A55. ARM Holdings. [10 July 2017]. （原始内容存档于2017-08-19）.
  3. Triggs, Robert. . Android Authority. 31 May 2017 [10 July 2017]. （原始内容存档于2021-11-25）.
  4. Humrick, Matt. . Anandtech. 29 May 2017 [10 July 2017]. （原始内容存档于2018-06-13）.
  5. Savov, Vlad. . The Verge. 29 May 2017 [10 July 2017]. （原始内容存档于2022-04-27）.
  6. Frumusanu, Andrei. . Anandtech. 6 December 2017 [7 December 2017]. （原始内容存档于2018-06-12）.
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.